FPGA unit

Discussies over FPGA-module en experimenteerbord

Postby twanus » Thu May 31, 2007 12:00 am

Dag allemaal,

zojuist heb ik mijn FPGA combipakket ontvangen, en heb erg veel zin om dit weekend mijn tanden erin te gaan zetten. Maar helaas: de JTAG bandkabel was niet meegeleverd

Ik ga dus zelf maar zon kabel in elkaar zetten, en wilde daarom vragen wat de (max) lengte van die kabel dient te zijn.

Bedankt alvast voor de moeite, groeten,

Antwan Reijnen.'
twanus
 
Posts: 2
Joined: Thu Jan 02, 2014 3:43 pm

Postby nutson » Thu May 31, 2007 12:00 am

De meegeleverde kabel is 50cm, maar korter kan geen kwaad. Op het Engelse forum http://www.elektor-electronics.co.uk/ meldt iemand dat hij een kortere kabel gemaakt heeft om programmeer problemen op te lossen. Ik geen probleem met de geleverde kabel.

Nico
nutson
 
Posts: 7
Joined: Thu Jan 02, 2014 3:27 pm

Postby twanus » Thu May 31, 2007 12:00 am

Geplaatst door:nutson op 5-8-2006 15:24:11
De meegeleverde kabel is 50cm, maar korter kan geen kwaad. Op het Engelse forum http://www.elektor-electronics.co.uk/ meldt iemand dat hij een kortere kabel gemaakt heeft om programmeer problemen op te lossen. Ik geen probleem met de geleverde kabel.

Nico


Dag Nico, bedankt voor de info! Ben maar eens begonnen met 50 cm, en hij doet het prima. Groeten, Antwan.
twanus
 
Posts: 2
Joined: Thu Jan 02, 2014 3:43 pm

Postby hs5 » Thu May 31, 2007 12:00 am

Het compileren van ex9 wil niet lukken.

De eerste voorbeelden (t/m ex7) werken goed.

Na een tijd geeft Quartus de volgende foutmelding:

Internal Error: Sub-system: VPR20KMAIN, File: vpr_common/check_netlist.c, Line: 121
Internal Error
Quartus II Version 6.0 Build 202 06/20/2006 SJ Web Edition
Service Pack Installed: 1

Ik heb gezien dat anderen het wel hebben kunnen compileren.
Kan dit aan het geinstalleerde service pack voor Quartus liggen?
hs5
 
Posts: 6
Joined: Thu Jan 02, 2014 3:43 pm

Postby hs5 » Thu May 31, 2007 12:00 am

In "Stap voor stap door Quartus" worden in stap 8 - configureren, een aantal instellingen gedaan.

Is mijn volgende idee over deze instellingen goed?

- De instelling voor Reserve all unused pins is afhankelijk van het ontwerp.
(voor ex9 heb ik dat laten staan op: As output driving ground)

- De instelling voor Configuration device is afhankelijk van hoe je wil opstarten, maar functioneel niet belangrijk.
(voor ex9 op auto laten staan)

- De spanning zou naar mijn idee altijd hetzelfde moeten zijn voor dit board (LVCMOS).
(toch staat het bij ex9 op LVTTL, maar ook met deze instelling ontstaat de compileer fout die ik in de eerdere post beschreef)
hs5
 
Posts: 6
Joined: Thu Jan 02, 2014 3:43 pm

Postby hs5 » Thu May 31, 2007 12:00 am

Weet iemand waar de voorbeelden bij aflevering 4 (ex10, ex11, ex12) te vinden zijn?
hs5
 
Posts: 6
Joined: Thu Jan 02, 2014 3:43 pm

Postby hs5 » Thu May 31, 2007 12:00 am

De files bij aflevering 4 zijn gevonden.
Het blijkt dat Paul Goosens op vakantie was (is) en dat de bestanden wel op de Duitse en later op de Engelse site zijn gezet:

http://www.elektor.com/Default.aspx?tabid=27&year=2006&month=9&art=53183
hs5
 
Posts: 6
Joined: Thu Jan 02, 2014 3:43 pm

Postby hs5 » Thu May 31, 2007 12:00 am

Van het engelse forum heb ik nu begrepen dat voor dit FPGA board de output voor unused pins altijd moet staan op: as input, tristate.

Door het ontbreken van de bestanden bij aflevering 4 heb ik ontdekt dat het zinvol is om de Duitse en Engelse forums ook te lezen (tip voor de anderen)
hs5
 
Posts: 6
Joined: Thu Jan 02, 2014 3:43 pm

Postby hs5 » Thu May 31, 2007 12:00 am

Altera is zeer behulpzaam geweest, men heeft het bestand ex9 gedownload en getest, en het werkt goed.

Quartus is op advies van Altera geherinstalleerd (AMD x64, Win XP Prof 2002 sp 2) en nog werkte het niet.
Daarna op een andere machine gezet (Pentium 4 + Win2000 Sp4) en nu werkt het.

Goede service van Altera, zeker voor een free tool.
hs5
 
Posts: 6
Joined: Thu Jan 02, 2014 3:43 pm

Postby rvdv » Thu May 31, 2007 12:00 am

Ik krijg ook nog steeds deze fout als ik probeer te programmeren
via de JTAG input heb de program input en het serieel programeren
nog niet geprobeerd.

Info: Device 1 contains JTAG ID code 0x020830DD
Error: CONF_DONE pin failed to go high in device 1
Error: Operation failed


Nu heb ik deze posts doorgelezen en het zou aan de kabel liggen
of heb ik dit verkeerd. Moet dit dan gewoon dezelfde kabel worden
als die meegeleverd wordt of een kortere, of wat is in ieder geval
de oplossing voor dit probleem. Mijn LPT1 kan EPC mode aan dus
dat is volgens mij niet het probleem.

Hoop dat er iemand een aantal punten op kan sommen die ik kan proberen
om dit probleem te verhelpen.

Alvast bedankt,

Groetjes Rob
rvdv
 
Posts: 4
Joined: Thu Jan 02, 2014 3:42 pm

PreviousNext

Return to 2006-03 FPGA-module

Who is online

Users browsing this forum: No registered users and 1 guest