Platino transistortester

Ontwerpen en programmeren

Platino transistortester

Postby jan.lichtenbelt » Fri Apr 03, 2015 12:51 pm

Beste mensen

In het maart nummer 2015 van Elektor staat de Platino-transistortester (p 62-67).
Ik ben zijdelings geïnteresseerd en heb de software 130544.zip gedownload op:
[url]http://www.elektor-magazine.com/nl/inhoudsopgave/vorige-uitgaven.html?tx_elektorarticle_listissues[article]=27504&tx_elektorarticle_listissues[action]=show[/url]
Hierin staat de basic file Transistor_tester_LL.bas. Onderdeel daarvan is de subroutine HFE_cal. Deze bepaalt de versterkinfsfactor voor een NPN of een PNP transistor (T_Type=1 of 2). Maar wat opvalt in deze subroutine is dat de settings van de multiplexers en de berekeningen EXACT gelijk zijn voor beide type transistoren.
Vragen:
1) Is dat juist (Hfe bepaling gelijk voor NPN en PNP). Dan zou het if-statement wggelaten kunnen worden (en geheugen ruimte bespaard kunnen worden)
2) Is dat niet juist (Hfe bepaling gelijk voor NPN en PNP), wat moet dan de settings en de berekeningen zijn?

Groetjes

Jan Lichtenbelt

Toegevoegd op 4 april 2015:
Foutje van mij. Toch niet goed gelezen. Er is wel degelijk verschil in settings en berekeningen voor NPN of PNP transistoren. Alleen de toegevoegde tekst is niet geheel juist, maar dat heeft geen invloed op de werking van het programma

Groetjes

Jan Lichtenbelt
jan.lichtenbelt
 
Posts: 189
Joined: Thu Jan 02, 2014 3:28 pm

Re: Platino transistortester

Postby jan.lichtenbelt » Mon Apr 06, 2015 6:04 pm

Now I tried to read this BASCOM AVR file more in detail. I never used a platino but I tried to understand this program. That makes that I have some questions and some more or less relevant remarks. I put the 8 questions in the attached file and you can easily find them, because all starts with 'QUESTION ....

The most relevant questions are:
1) and 8) Has the subroutine cal_Vgs correctly been declared. As far as I know it should be sub cal_Vgs(Vth as single) or function cal_Vgs(Vth as single) as single (but not sub cal_Vgs(Vth as single) as single)
8) Is it correct the Vth is the output value of the subroutine cal_Vgs(Vth as sinle)?
6) and 7) Are cal_pin =1 and cal_pin=0 correct set in the calibration subroutiune?

Who can help me?

With kind regards

Jan Lichtenbelt

jan.lichtenbelt
 
Posts: 189
Joined: Thu Jan 02, 2014 3:28 pm

Re: Platino transistortester

Postby jan.lichtenbelt » Wed Apr 08, 2015 7:01 pm

Zo juist nogmaal de de .bas file gedownload van de Elektor website. Nu blijkt dat defile van 5-1-2015 vervangen is door die van 8-4-2015. Jammer dat dat niet netjes wordt aangegeven, bv. door de schrijver(s), een versienummer en datum boven in de file aan te geven. Dit doet afbreuk aan het mooie werk dat verricht is. Bovendien voorkomt het fouten en overbodig werk voor zowel de makers als de gebruikers.

Groetjes

Jan Lichtenbelt
jan.lichtenbelt
 
Posts: 189
Joined: Thu Jan 02, 2014 3:28 pm

Re: Platino transistortester

Postby jan.lichtenbelt » Sun Apr 12, 2015 6:56 pm

OK, een aanzienlijke verbetering. Wel heb ik nog één vraag.
In Elektor april 2005 versie staan de formules voor een FET. Er zijn 2 gebieden, lineair en het verzadigings gebied. Daartoe worden een 2 tal spanningen berekend, nl:
V1= Vgs2- Vth-lin - Vds2
V2= Vgs2- Vth-sat - Vds2
Voor V1>0 en V2 <0 zit je in het lineaire gebied en voor V1<0 en V2>0 in het verzadigings gebied.
Het Platino programma van Elkor maart 2015 worden V1 en V2 verwisseld (regel 1127 en 1128 van het programma). Daarmee verwissel je het lineaire gebied met het verzadiging gebied.

Is dat bewust gedaan? Wie is er nu goed?

Groetjes

Jan Lichtenbelt
Attachments
Transistor_tester_with_jfet_start.zip
(6.26 KiB) Downloaded 69 times
jan.lichtenbelt
 
Posts: 189
Joined: Thu Jan 02, 2014 3:28 pm

Re: Platino transistortester

Postby Fernando Romay » Fri Oct 30, 2015 1:02 pm

Hello Jan,

I have seen the BASCOM code and the project. I'll try to help you.

Q1. It is to evaluate Vth, can be a function but it is the same as the argument is passed by reference.
Q2. You are right, types JFET are not analyze. It seems that this project has missing many features with respect to the 2005.
Q3. I think it is OK. Code can be really smaller it is easy to read but it is not optimized...
Q4. ATMega ADC input range is 0v to Vcc(5v).Has a resolution o 10 bits. See datasheet. So each count is 5 / 1023 = 0.0048875
Q5. Code not optimized...
Q6. The circuit in MUX1 (IC2) is different from 2005 project. There is a transistor driven with PA3. I think the calibration sub is wrong. For example for evaluate Rsw 3 V1 must be measure in 1 (measure(1) in the 100R resistor). The formula I deduced is (V1 - V2)*125 / (2*V2). It should estimate the Rsw resistance of 74HC4052 mux. Anyway the supposed value (65ohms) seems very accurate (see datasheet of 74HC...). Perhaps transistor and PA3 are for trying to see what was wrong with calibrate sub...
Q7.I think Cal_pin must be 0 for to block transistor conduction. I don't know what is the point for this transistor.
Q8.As it only returns one value Vth should be a function, but it is not important.

Also 2005 project is more complete. Works with JFETS, diodes and measures other paremeters. With the power of ATMega 2015 project is a good start. A better code (firmware) will improve the tester without modifying the hardware.

Best regards.

Fernando Romay
Fernando Romay
 
Posts: 1
Joined: Fri Oct 30, 2015 11:54 am


Return to Microcontrollers

Who is online

Users browsing this forum: No registered users and 1 guest