FPGA "Ontwerp je eigen chip " van Dec 2012

Theorie en praktijk horen bij elkaar

Postby pauwel » Thu Dec 12, 2013 12:00 am

Ik denk dat niet veel hobbyisten met FPGA bezig zijn...
Het tijdschrift is toch bedoeld voor hobbyisten, in de eerste artikels was alles wat eenvoudig voorgesteld; misschien wat doorbijten in het begin. Al een eerste vraagje:
als opdracht na aflevering 3 wordt voorgesteld de BCD naar 7 segment decoder op te bouwen met LUT's. bv
0=0000=0111111(7 segment)
1=0001=0000110
2=0010=1011011 enz.
Moet ik dan 7 LUT4 parallel schakelen? en hoe moet ik dan INIT. In de help staat een VHDL inst.template, maar hier geraak ik niet verder (schematic)
pauwel
 
Posts: 10
Joined: Thu Jan 02, 2014 3:31 pm

Postby schueler » Fri Dec 13, 2013 12:00 am

Ik geloof dat ik je niet helemaal volg...
Zelf hoef je geen LUT's aan elkaar te schakelen, dat doet gelukkig de compiler/router
Betreft de INIT, daar ben ik niet bekend mee. Dan zou ik zelf eens die artikelen moeten doorspitten.

Zoals ik het zou oplossen (combinatorisch, dus niet in een process) is als volgt.

-- SEG7 -> a b c d e f g-- DECODINGSEG7 <="1111110" WHEN BCD = "0000" -- 0else"0110000" WHEN BCD = "0001" -- 1else"1101101" WHEN BCD = "0010" -- 2else"1111001" WHEN BCD = "0011" -- 3else"0110011" WHEN BCD = "0100" -- 4else"1011011" WHEN BCD = "0101" -- 5else"0011111" WHEN BCD = "0110" -- 6else"1110000" WHEN BCD = "0111" -- 7else"1111111" WHEN BCD = "1000" -- 8else"1110011" WHEN BCD = "1001" -- 9else"0000000";



Ben
schueler
 
Posts: 1433
Joined: Thu Jan 02, 2014 10:40 am

Postby pauwel » Sun Dec 15, 2013 12:00 am

Hallo Ben
Tot nu toe heb nog niets in VHDL, enkel de test bench. Al de files hebben extentie: ".sch". Alles is schematic tot nu toe en moet alles doen met "symbols". Het lijkt mij dat ik hiervoor zeven LUT4 nodig heb, maar hoe moet ik die initialiseren, opdat ze overeen zouden komen met de tabel. Nu staan de uitgangen allemaal op 0.
Verder lukt de simulatie vrij goed, maar eerst zag ik de bomen niet meer van het bos(of is het omgekeerd). De pS nS uS mS en S heb ik eens op een rijtje gezet.
pauwel
 
Posts: 10
Joined: Thu Jan 02, 2014 3:31 pm

Postby schueler » Mon Dec 16, 2013 12:00 am

Ok, ik moet dus echt eens dat artikel lezen om te kijken wat ze bedacht hebben.

Een 7 inut-LUT maak je met 2 4 input-LUTs. Net zoals in de 7400 tijdperk.
De uitgang van de eerste sluit je aan op de een ingang van de tweede. Dan hou je dus mooi 7 ingangen over. Met 7 van deze duo LUTs kun je dus je 7-segment aansturen.



Ben

edit: even niet bij de les geweest...
schueler
 
Posts: 1433
Joined: Thu Jan 02, 2014 10:40 am

Postby pauwel » Mon Dec 16, 2013 12:00 am

hallo Ben
heb ik niet slechts 4 inputs nodig en 7 outputs ? (BCD-->7segm.)
In de Object Property kan men INIT invullen, alsook LOC (=output?) Moet dit nog uitproberen.
Ernest
pauwel
 
Posts: 10
Joined: Thu Jan 02, 2014 3:31 pm

Postby schueler » Tue Dec 17, 2013 12:00 am

Pauwelheb ik niet slechts 4 inputs nodig en 7 outputs ? (BCD-->7segm.)


Je hebt helemaal gelijk...
Was even niet bij de les.

Je hebt inderdaad 7 LUTs nodig voor de decoder. Elk segment eentje.


Ben
schueler
 
Posts: 1433
Joined: Thu Jan 02, 2014 10:40 am

Postby pauwel » Fri Dec 20, 2013 12:00 am

Hallo
Er zijn 4 delen: het 4de deel staat in mei 2013. In decembernr staat een uitbreidingsprint. Het is nu wachten op het volgende nr. Er moeten toch meerdere mensen zijn die ermee aan de slag zijn gaan.
pauwel
 
Posts: 10
Joined: Thu Jan 02, 2014 3:31 pm

Re: FPGA "Ontwerp je eigen chip " van Dec 2012

Postby ms_koster » Sun Apr 13, 2014 7:22 pm

In ieder geval nog één meer: ik heb ook de uitbreidingsprint besteld en dit weekend opgebouwd. Er gebeurt nog niet veel, ik zie vooral niks op het display. Nog even flink mee gaan stoeien denk ik....
ms_koster
 
Posts: 1
Joined: Sun Apr 13, 2014 7:20 pm

Previous

Return to Elektronica algemeen

Who is online

Users browsing this forum: No registered users and 1 guest

cron